Лекция № 3
“Основные логические операции над двоичными числами. Синтез логических устройств. Таблицы истинности”.
Логические функции оперируют логическими переменными, т.е. переменными, принимающими только два значения - ИСТИНА и ЛОЖЬ (на математическом языке - 0 и 1). Результат логической функции может принимать тоже только эти два значения. Для представления логических функций используют аппарат логических уравнений и таблиц истинности.
Таблица истинности представляет собой таблицу в которой каждой комбинации входных логических переменных ставится в соответствие требуемое значение данной логической функции.
|
|
|
|
Y |
0 |
0 |
.. |
0 |
|
1 |
0 |
.. |
0 |
|
.. |
.. |
.. |
.. |
.. |
1 |
1 |
.. |
1 |
|
Логические функции могут быть одной, двух и более логических переменных.
Элементарными логическими функциями являются следующие.
Функция “Логическое И”
|
|
|
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
Логическое уравнение:
Схематическое изображение функции
Функция “Логическое ИЛИ”
|
|
|
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
Логическое уравнение:
Схематическое изображение функции
Функция “Логическое НЕ”
|
|
0 |
1 |
1 |
0 |
Логическое уравнение:
Схематическое изображение функции
Логические теоремы.
Используя данные теоремы, любую логическую функцию можно реализовать посредством блоков “И” и “НЕ” или “ИЛИ” и “НЕ” (это доказал Шеффер в 1913г.).
Пример: Функция “ИСКЛЮЧАЮЩЕЕ ИЛИ”.
Схематическое изображение функции
|
|
|
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
В соответствии с этим методом для получения уравнения логической функции необходимо:
1. Составить таблицу истинности функции в которой должны быть представлены все возможные сочетания входных сигналов и соответствующие им состояния выхода. В случае, когда состояние входа не оказывает влияния на выход, ставится X (любое значение).
2. Разбить все входные переменные на две группы произвольным образом.
3. Составить прямоугольную таблицу. Вдоль осей таблицы отложить последовательные состояния выделенных групп переменных в коде Грея.
4. Заполнить ячейки, расположенные на пересечении строк и столбцов таблицы значениями функции, соответствующими текущей комбинации состояний входных переменных.
5. Выделить в таблице все группы, содержащие 1 (либо 0).
6. Записать уравнение функции по выделенным группам.
Пример: Функция задана таблицей истинности.
A |
B |
C |
Q |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
Составим карту Карно для данной функции.
|
AB | |||
C |
00 |
01 |
11 |
10 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
Выделяем группы, содержащие “1”.
Согласно выделенным группам записываем уравнение логической функции.
Схематическое изображение функции:
Рассмотрим основные виды комбинационных логических устройств.
Полным дешифратором
называется устройство, имеющее n входов и выходов, причем каждой комбинации значений
входных сигналов соответствует сигнал, равный 1, только на одном выходе. В
качестве примера рассмотрим дешифратор на 2 входа. Его таблица истинности имеет
вид.
X1 |
X2 |
Q0 |
Q1 |
Q2 |
Q3 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
Т.о., логические уравнения для соответствующих выходных разрядов дешифратора имеют вид:
;
;
;
.
Схема, реализующая подобное устройство имеет вид.
Полный дешифратор, дополненный общим разрешающим входом называется дешифратором-демультиплексором. Если добавить в рассмотренный дешифратор общий разрешающий вход E, то его уравнения примут вид:
;
;
;
.
Примером подобного дешифратора может служить микросхема 1533 ИД7 (74ALS138), представляющая собой дешифратор 3*8 с тремя входами общего разрешения: единичным G1, нулевыми G2AN и G2BN. Работа микросхемы разрешена если G1=1 & G2AN=0 & G2BN=0.
Т.о., дешифраторы осуществляют преобразование двоичного кода в унитарный код, т.е. код, только один из разрядов которого равен 1.
Шифраторы выполняют функцию обратную дешифраторам, т.е. преобразуют унитарный код в двоичный.
Таблица истинности шифратора на 4 входа имеет вид:
X1 |
X2 |
X3 |
X4 |
Q0 |
Q1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
Уравнения для соответствующих выходов шифратора имеют вид:
;
.
Схема, реализующая указанные уравнения имеет вид.
Мультиплексором называется
комбинационная схема, имеющая m адресных и информационных входов, а также
один выход, на который подается сигнал с того информационного входа, чей адрес в
данный момент присутствует на адресных входах. Рассмотрим мультиплексор на 2
входа X и Y с адресным входом S. Таблица истинности такого устройства имеет
вид:
X |
Y |
S |
Q |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
Этой таблице истинности соответствует следующее уравнение выхода
Этому уравнению соответствует схема.
При добавлении общего разрешающего входа E получим устройство, называемое селектор-мультиплексор. При этом его уравнение примет вид
.
Примером подобного устройства может служить микросхема 1533КП7 (74ALS151), представляющая собой селектор-мультиплексор на 8 каналов с общим входом разрешения G.
Демультиплексоры выполняют функцию, обратную мультиплексорам,
т.е. производят коммутацию одного информационного входного сигнала на выходов, где m - число
адресных входов. Рассмотрим демультиплексор на 2 выхода. Его таблица истинности
имеет вид:
X |
S |
Q0 |
Q1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
Этой таблице истинности соответствуют уравнения выходов:
;
.
Этим уравнениям соответствует схема.
Создадим устройство для суммирования двух двоичных чисел и
. Опишем закон формирования младшего
разряда суммы
и переноса
в следующий разряд
с
помощью таблицы истинности.
|
|
|
|
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
Т.о. получим уравнения для младшего разряда суммы и переноса:
По полученным уравнениям получаем схему т.н. полусумматора.
Обозначим разработанное устройство блоком S0.
Закон формирования любого следующего разряда суммы и разряда переноса в следующий разряд описывается таблицей истинности.
|
|
|
|
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Т.о. получаем уравнения для произвольного разряда суммы и переноса:
Т.о. получаем схему суммирования чисел произвольной разрядности.
Включая параллельно несколько подобных схем можно получить устройство для суммирования произвольного числа разрядов.
Создадим схему, реализующую преобразование прямого кода числа в его дополнительный код. Как известно для этого необходимо найти обратный код числа и прибавить к нему 1.
Схема, вычисляющая обратный код числа описывается уравнением
Эта схема называется “инвертор”.
Обозначим это устройство как
Подав на один вход сумматора код с выхода инвертора, а на другой код числа “1”, на выходе сумматора получим дополнительный код числа.
Обозначим это устройство
Включив параллельно несколько схем вышеописанного мультиплексора получим мультиплексор на требуемое число разрядов.
Создадим устройство, способное складывать или вычитать два числа, в зависимости от состояния управляющего сигнала
c. Для этого необходимо подать на один вход сумматора код одного из чисел, а на другой его вход подать либо прямой либо дополнительный код второго из чисел, в зависимости от состояния управляющего входа c. Такую коммутацию сигналов можно осуществить с помощью мультиплексора.Разработанное устройство представляет собой примитивный прообраз арифметическо-логического устройства процессора.